व्हाट्सएप/वीचैट: 008618589033832
Skype: sannyduanbsp
में बिजली की अखंडता को सुरक्षित करने के लिए तीन पहलूपीसीबी डिजाइनिंग
आधुनिक इलेक्ट्रॉनिक डिजाइन में, बिजली की अखंडता पीसीबी डिजाइन का एक अपरिहार्य हिस्सा है। इलेक्ट्रॉनिक उपकरणों के स्थिर संचालन और प्रदर्शन को सुनिश्चित करने के लिए, हमें पावर स्रोत से रिसीवर तक बड़े पैमाने पर विचार करना और डिजाइन करना चाहिए।
पावर मॉड्यूल, आंतरिक परत विमानों और बिजली की आपूर्ति चिप्स को ध्यान से डिजाइन और अनुकूलन के माध्यम से हम वास्तव में बिजली की अखंडता प्राप्त कर सकते हैं। यह लेख पीसीबी डिजाइनरों के लिए व्यावहारिक मार्गदर्शन और रणनीति प्रदान करने के लिए इन तीन प्रमुख पहलुओं में तल्लीन होगा।
I. पावर मॉड्यूल लेआउट वायरिंग
पावर मॉड्यूल प्रत्येक इलेक्ट्रॉनिक उपकरणों का ऊर्जा स्रोत है, इसका प्रदर्शन और लेआउट सीधे पूरे सिस्टम की स्थिरता और दक्षता को प्रभावित करता है। सही लेआउट और रूटिंग न केवल शोर के हस्तक्षेप को कम कर सकता है, बल्कि चिकनी वर्तमान प्रवाह को भी सुनिश्चित कर सकता है, जिससे समग्र प्रदर्शन में सुधार हो सकता है।
2. पावर मॉड्यूल लेआउट
1. स्रोत प्रसंस्करण:
पावर मॉड्यूल को विशेष ध्यान दिया जाना चाहिए क्योंकि यह शक्ति के शुरुआती बिंदु के रूप में कार्य करता है। शोर परिचय को कम करने के लिए, पावर मॉड्यूल के आसपास के वातावरण को जितना संभव हो उतना साफ रखा जाना चाहिए ताकि अन्य के लिए आसन्नता से बच सकेंउच्च आवृत्तिया शोर-संवेदनशील घटक।
2. बिजली की आपूर्ति चिप में बंद करें:
पावर मॉड्यूल को संभव के रूप में शक्ति-आपूर्ति वाली चिप के करीब रखा जाना चाहिए। यह वर्तमान ट्रांसमिशन प्रक्रिया में नुकसान को कम कर सकता है और आंतरिक परत विमान की क्षेत्र की आवश्यकताओं को कम कर सकता है।
3. हेट अपव्यय विचार:
पावर मॉड्यूल ऑपरेशन के दौरान गर्मी उत्पन्न कर सकता है, इसलिए यह सुनिश्चित किया जाना चाहिए कि गर्मी अपव्यय के लिए इसके ऊपर कोई अवरोध नहीं हैं। यदि आवश्यक हो, तो शीतलन के लिए हीटसिंक या प्रशंसकों को जोड़ा जा सकता है।
4. लूपिंग:
रूटिंग करते समय, विद्युत चुम्बकीय हस्तक्षेप की संभावना को कम करने के लिए वर्तमान लूप बनाने से बचें।
Ii। आंतरिक परत विमान डिजाइन योजना
A. परत स्टैक डिजाइन
In पीसीबी ईएमसी डिजाइन, लेयर स्टैक डिज़ाइन एक प्रमुख तत्व है जिसे रूटिंग और बिजली वितरण पर विचार करने की आवश्यकता है।
एक। पावर प्लेन की कम प्रतिबाधा विशेषताओं को सुनिश्चित करने और ग्राउंड शोर युग्मन को अवशोषित करने के लिए, बिजली और जमीन विमानों के बीच की दूरी 10mil से अधिक नहीं होनी चाहिए, आमतौर पर 5mil से कम होने की सिफारिश की जाती है।
बी। यदि किसी एकल पावर प्लेन को लागू नहीं किया जा सकता है, तो पावर प्लेन को बाहर करने के लिए एक सतह परत का उपयोग किया जा सकता है। बारीकी से आसन्न शक्ति और जमीनी विमान न्यूनतम एसी प्रतिबाधा और उत्कृष्ट उच्च-आवृत्ति विशेषताओं के साथ एक विमान संधारित्र बनाते हैं।
सी। आसन्न दो बिजली परतों से बचें, विशेष रूप से बड़े वोल्टेज अंतर के साथ, शोर युग्मन को रोकने के लिए। यदि अपरिहार्य है, तो यथासंभव दो बिजली की परतों के बीच रिक्ति बढ़ाएं।
डी। संदर्भ विमान, विशेष रूप से बिजली संदर्भ विमानों को कम प्रतिबाधा विशेषताओं को बनाए रखना चाहिए और बाईपास कैपेसिटर और लेयर समायोजन के माध्यम से अनुकूलित किया जा सकता है।
बीमुलिपल पावर सेगमेंटेशन
एक। विशिष्ट छोटी-रेंज पावर स्रोतों के लिए, जैसे कि एक निश्चित आईसी चिप के कोर वर्किंग वोल्टेज, पावर प्लेन की अखंडता को सुनिश्चित करने के लिए सिग्नल लेयर पर तांबे को रखा जाना चाहिए, लेकिन शोर विकिरण को कम करने के लिए सतह की परत पर पावर कॉपर बिछाने से बचें।
बी। विभाजन की चौड़ाई का चयन उचित होना चाहिए। जब वोल्टेज 12V से अधिक होता है, तो चौड़ाई 20-30mil हो सकती है; अन्यथा, 12-20mil चुनें। एनालॉग पावर के साथ हस्तक्षेप करने से डिजिटल पावर को रोकने के लिए एनालॉग और डिजिटल पावर स्रोतों के बीच विभाजन की चौड़ाई को बढ़ाने की आवश्यकता है।
सी। रूटिंग लेयर पर सरल पावर नेटवर्क को पूरा किया जाना चाहिए, और लंबे समय तक पावर नेटवर्क में फ़िल्टर कैपेसिटर जोड़े जाने चाहिए।
डी। खंडित पावर प्लेन को अनियमित आकृतियों से बचने के लिए नियमित रूप से रखा जाना चाहिए, जिससे प्रतिध्वनि और बढ़ी हुई शक्ति प्रतिबाधा। लंबी और संकीर्ण स्ट्रिप्स और डम्बल के आकार के डिवीजनों की अनुमति नहीं है।
सी। प्लैनर फ़िल्टरिंग
एक। पावर प्लेन को ग्राउंड प्लेन के साथ बारीकी से जोड़ा जाना चाहिए।
बी। 500MHz से अधिक ऑपरेटिंग आवृत्तियों वाले चिप्स के लिए, मुख्य रूप से विमान संधारित्र फ़िल्टरिंग पर भरोसा करते हैं और संधारित्र फ़िल्टरिंग के संयोजन का उपयोग करते हैं। फ़िल्टरिंग प्रभाव को पावर अखंडता सिमुलेशन द्वारा पुष्टि करने की आवश्यकता है।
सी। कंट्रोल प्लेन पर कैपेसिटर को डिकॉउल करने के लिए इंडिकेटर्स स्थापित करें, जैसे कि कैपेसिटर को चौड़ा करना और संधारित्र वियास को बढ़ाता है, यह सुनिश्चित करने के लिए कि पावर ग्राउंड प्रतिबाधा लक्ष्य प्रतिबाधा से कम है।
Iii। पावर चिप लेआउट वायरिंग
पावर चिप इलेक्ट्रॉनिक उपकरणों का मूल है, और डिवाइस के प्रदर्शन और स्थिरता में सुधार के लिए इसकी शक्ति अखंडता सुनिश्चित करना महत्वपूर्ण है। पावर चिप्स के लिए पावर इंटीग्रिटी कंट्रोल में मुख्य रूप से चिप पावर पिन की रूटिंग हैंडलिंग और सही लेआउट और डिकॉउलिंग कैपेसिटर की वायरिंग शामिल हैं। निम्नलिखित इन पहलुओं के बारे में विचार और व्यावहारिक सलाह का विस्तार करेंगे।
A.chip पावर पिन रूटिंग
चिप पावर पिन का रूटिंग पावर अखंडता नियंत्रण का एक महत्वपूर्ण हिस्सा है। एक स्थिर वर्तमान आपूर्ति प्रदान करने के लिए, पावर पिन के रूटिंग को मोटा करने की सिफारिश की जाती है, आमतौर पर चिप पिन के समान चौड़ाई तक। आमतौर पर,न्यूनतम चौड़ाई8mil से कम नहीं होना चाहिए, लेकिन बेहतर परिणामों के लिए, 10mil की चौड़ाई प्राप्त करने का प्रयास करें। राउटिंग चौड़ाई बढ़ाने से, प्रतिबाधा को कम किया जा सकता है, इस प्रकार बिजली के शोर को कम करना और चिप को पर्याप्त वर्तमान आपूर्ति सुनिश्चित करना।
B.Layout और Decoupling कैपेसिटर का मार्ग
पावर चिप्स के लिए पावर इंटीग्रिटी कंट्रोल में डिकॉउलिंग कैपेसिटर महत्वपूर्ण भूमिका निभाते हैं। संधारित्र विशेषताओं और अनुप्रयोग आवश्यकताओं के आधार पर, कैपेसिटर को आमतौर पर बड़े और छोटे कैपेसिटर में विभाजित किया जाता है।
एक। बड़े कैपेसिटर: बड़े कैपेसिटर आमतौर पर चिप के चारों ओर समान रूप से वितरित किए जाते हैं। उनके कम गुंजयमान आवृत्ति और बड़े फ़िल्टरिंग त्रिज्या के कारण, वे प्रभावी रूप से कम-आवृत्ति शोर को फ़िल्टर कर सकते हैं और स्थिर बिजली की आपूर्ति प्रदान कर सकते हैं।
बी। छोटे कैपेसिटर: छोटे कैपेसिटर में एक उच्च गुंजयमान आवृत्ति और छोटे फ़िल्टरिंग त्रिज्या होती है, इसलिए उन्हें चिप पिन के लिए जितना संभव हो उतना करीब रखा जाना चाहिए। उन्हें बहुत दूर रखने से प्रभावी रूप से उच्च-आवृत्ति शोर को फ़िल्टर नहीं किया जा सकता है, डिकूप्लिंग प्रभाव को खो दिया। सही लेआउट यह सुनिश्चित करता है कि उच्च आवृत्ति शोर को फ़िल्टर करने में छोटे कैपेसिटर की प्रभावशीलता पूरी तरह से उपयोग की जाती है।
C. समानांतर डिकूप्लिंग कैपेसिटर की विधि
बिजली की अखंडता में और सुधार करने के लिए, कई डिकॉउलिंग कैपेसिटर अक्सर समानांतर में जुड़े होते हैं। इस अभ्यास का मुख्य उद्देश्य समानांतर कनेक्शन के माध्यम से व्यक्तिगत कैपेसिटर की समतुल्य श्रृंखला इंडक्शन (ईएसएल) को कम करना है।
जब कई डिकॉउलिंग कैपेसिटर को समानांतर करते हैं, तो कैपेसिटर के लिए वीआईएएस के प्लेसमेंट पर ध्यान दिया जाना चाहिए। एक सामान्य अभ्यास शक्ति और जमीन के vias को ऑफसेट करना है। इसका मुख्य उद्देश्य कैपेसिटर के बीच पारस्परिक प्रेरण को कम करना है। सुनिश्चित करें कि आपसी इंडक्शन एक एकल संधारित्र के ईएसएल की तुलना में बहुत छोटा है, ताकि कई डिकॉउलिंग कैपेसिटर को समानांतर करने के बाद समग्र ईएसएल प्रतिबाधा 1/एन हो। आपसी इंडक्शन को कम करके, फ़िल्टरिंग दक्षता को प्रभावी ढंग से बढ़ाया जा सकता है, जिससे बेहतर शक्ति स्थिरता सुनिश्चित होती है।
लेआउटऔर पावर मॉड्यूल की रूटिंग, इनर लेयर प्लेन डिज़ाइन प्लानिंग, और पावर चिप लेआउट और वायरिंग की सही हैंडलिंग इलेक्ट्रॉनिक डिवाइस डिज़ाइन में अपरिहार्य हैं। उचित लेआउट और रूटिंग के माध्यम से, हम बिजली मॉड्यूल की स्थिरता और दक्षता सुनिश्चित कर सकते हैं, शोर के हस्तक्षेप को कम कर सकते हैं, और समग्र प्रदर्शन में सुधार कर सकते हैं। लेयर स्टैक डिज़ाइन और एकाधिक पावर सेगमेंटेशन पावर शोर के हस्तक्षेप को कम करते हुए, बिजली विमानों की विशेषताओं का अनुकूलन करते हैं। पावर चिप लेआउट और वायरिंग और डिकॉउलिंग कैपेसिटर की उचित हैंडलिंग पावर अखंडता नियंत्रण के लिए महत्वपूर्ण हैं, एक स्थिर वर्तमान आपूर्ति और प्रभावी शोर फ़िल्टरिंग, डिवाइस प्रदर्शन और स्थिरता को बढ़ाने के लिए सुनिश्चित करें।
व्यावहारिक कार्य में, विभिन्न कारकों जैसे कि वर्तमान परिमाण, रूटिंग चौड़ाई, वीआईएएस की संख्या, युग्मन प्रभाव, आदि, को तर्कसंगत लेआउट और रूटिंग निर्णय लेने के लिए व्यापक रूप से विचार करने की आवश्यकता है। शक्ति अखंडता के नियंत्रण और अनुकूलन को सुनिश्चित करने के लिए डिजाइन विनिर्देशों और सर्वोत्तम प्रथाओं का पालन करें। केवल इस तरह से हम इलेक्ट्रॉनिक उपकरणों के लिए स्थिर और कुशल बिजली की आपूर्ति प्रदान कर सकते हैं, बढ़ती प्रदर्शन की मांगों को पूरा कर सकते हैं, और इलेक्ट्रॉनिक प्रौद्योगिकी के विकास और प्रगति को आगे बढ़ा सकते हैं।
शेन्ज़ेन एंके पीसीबी कंपनी, लिमिटेड
पोस्ट टाइम: MAR-25-2024
